3. Разработка общей структуры ЦВМ

3.1. Общая структура ЦВМ

Разрядность шины адреса (ША) вычисляем исходя из разрядности и емкости ЗУ.

Разрядность ЗУ=8бит =1байт. Т.о. можем адресовать 16/1= 2¹⁴ бит. Т.е разрядность ША 14 бит.

3.2. Форматы команд

Форматы выбираем из соображений, что регистров общего назначения (РОН) у нас 16.

В каждой команде должен быть зашифрован код операции (КОП), признак формата (ПФ) , а также признак адресации (прямая или косвенная П/О).

Отсюда:

формат AR

0             1                     4 5            6                           9                                16                                                                

            формат SI

0             1                      5 6                                 7

                       S

Считаем, что у нас 16 РОНов, включая регистр аккумулятор (А) с адресом 0000, поэтому для их адресации используем 4 бита.

В поле признака адресации 1 – прямая адресация, 0 – косвенная, при чем, заметим, что в формате SI мы не используем прямую адресацию, так как это обусловлено самим форматом, а все остальные функции, как то – переходы, возврат из подпрограммы, работа с прерываниями и т.п. обуславливаются наличием “0” во втором бите.

3.3. Таблица микрокоманд

Формат	КОП	Команды	Семантика
1. AR	0000	ADD	A¬A+!R1
	0001	SUB	A¬A-!R1
	0010	MUL	A¬A*!R1
	0011	DIV	A¬A/!R1
	0100	AND	A¬A&!R!
	0101	OR	A¬AL!R1
	0110	XOR	A¬AÅ!R1
	0111	MOV A,!R1	A¬!R1
	1000	MOV !R1,A	R1¬A
2.SI	0xxxx	M(ADR),O1	M(ADR):=O1
	10000	JMP	PC¬ADR
	10001	Z	PC¬ADR
	10010		PC¬ADR
	10011	C	PC¬ADR
	10100		PC¬ADR
	10101	OV	PC¬ADR
	10110		PC¬ADR
	11000	RET	SP:=SP+1 PCßM(SP)
	11001	EI	TI:=0
	11010	DI	TI:=1
	11011	HLT	----
	11100	RETI
	11101	NOP	----
	11110	CALL	M(SP) ¬PC PC¬ADR SP:=SP-1

Изначально указатель стека (SP) указывает на свободную ячейку памяти. Стек растет вниз.

ТI=0 – прерывание разрешено.

!R1 – указывает, что при методе косвенной адресации это выражение следует рассматривать как значение по адресу равному содержимому регистра R1, при этом при прямой адресации значение берется непосредственно из регистра R1.

3.4. Операционный автомат центрального управляющего устройства. 

Граф-схема командного цикла операционного автомата приведена на чертеже КП.062.020.1999 в приложении.

3.5. Командный цикл.

Задачей командного цикла является управление работой всего вычислительного устройства. Первым шагом является считывание операции из памяти, и модернизации счетчика команд на длину прочитанной операции. Затем если считанная операция предназначена для АЛУ, то в АЛУ передается код операции (КОП), а также во входные регистры АЛУ (А_АЛУ, В_АЛУ) заносятся необходимые операнды. После этого необходимо подать сигнал АЛУ на выполнение операции и ожидать окончания работы арифметико–логического устройства. Если же операция не принадлежит к числу операций АЛУ их выполняет устройство управления (УУ). Операциями АЛУ являются: + (сложение), – (вычитание), * (умножение), / (деление), &(конъюнкция) , v(дизъюнкция), Å(сложение по модулю 2). Устройство управления выполняет операции: JMP(безусловный переход), CALL(вызов подпрограммы), RET(выход из подпрограммы), :=(операция присваивания), (шесть условных переходов по флагам с, z, ov).

            Первый операнд находиться в регистре А, второй в регистре B, результат в регистре С. Разрядность А – 16 бит, В и С – 17. Считаем, что при умножении переполнения не происходит. Предполагаем, что имеем сумматор-вычитатель.

            Флаги АЛУ: Z – признак 0, C – перенос, OV – переполнение.

Рисунок 3

4. 1. 2 Алгоритм произведения

            Для операции умножения в регистр A помещается множимое, в регистр B мнножитель, в регистре C произведение. Младшим считается 15 разряд.

Рисунок 4

4. 1. 3 Алгоритм деления

            При выполнении операции деления в регистр A содержит делимое, B делитель, C остаток (частное). Ниже приведен алгоритм деления целых чисел без восстановления остатка.

Рисунок 5

4. 1. 4 Алгоритм логических операций

            Алгоритм логических операций AND, OR, XOR приведен на рисунке 6.

Рисунок 6

4.2  Синтез I – автомата

В соответствии с методикой, изложенной в [3] получим:

Микрооперации используемые в микропрограммах +, -, /, * и логических операциях.

Y1	B(0):=ùB(0)	Y15	C:=C+1
Y2	C:=A+B	Y16	C(0):=1
Y3	C:=A+ùB+1	Y17	C:=A(1:15)
Y4	ПП:=1	Y18	A(1:15):=B(2:16)
Y5	C(0):=A(0)	Y19	C:=C+ùA(1:15)+1
Y6	C:=B+ùA+1	Y20	C:=L1(C.0)
Y7	C(0):=B(0)	Y21	Сч:=0
Y8	Z:=0	Y22	B(1:16):=0
Y9	C:=0	Y23	B(1:16):=L1(1:16).ùC(0)
Y10	Сч:=15	Y24	C:=B(1:15)
Y11	C:=C+A(1:15)	Y25	C:=B
Y12	B(1:15):=R1(C(15).B(1:15))	Y26	C:=A&B
Y13	C:=R1(O.C)	Y27	C:=AÚB
Y14	Сч:=Сч-1	Y28	C:=AÅB

X1	B(0)
X2	A(0)=B(0)
X3	C(0)
X4	A(0)
X5	C(1..15)=0 сравн с 0
X6	B(15)
X7	Сч=0
X8	B(1)
X9	A(0)ÅB(0)
X10	B(16)
X11	А=0

Разбиваем микрооперации на подмножества соответствующие внутренним словам ( регистрам).

Y_A={y₁₈};

Y_B={y₁,y₁₂, y₂₂, y₂₃};

Y_C={ y₂, y₃, y₅, y₆, y₇, y₉, y₁₁, y₁₃, y₁₅, y₁₆, y₁₇, y₁₉, y₂₀, y₂₄, y₂₅, y₂₆, y₂₇, y₂₈};

Y_СЧ={ y₁₀, y₁₄, y₂₁};

Y_ПП={y₄};

Y_Z={y₈};

            На полученных множествах выделяем классы эквивалентных микроопераций K_nj.

           

K_A,1={y₁₈};

K_B,1={y₁}; K_B,2={y₁₂}; K_B,3={y₂₂}; K_B,4={y₂₃};

K_C,1={y_2, y_3, y_6, y_11, y_15, y₁₉};K_C,2={ y_5, y_7, y₁₆};K_C,3={y₉}; K_C,4={y₂₄}; K_C,5={y₂₅}; K_C,6={y₂₆}; K_C,7={y₂₇}; K_C,8={y₂₈}; K_C,9={y₁₃}; K_C,10={y₁₇}; K_C,11={y₂₀}

K_СЧ,1={y₁₀}; K_СЧ,2={y₁₄}; K_СЧ,3={y₂₁}

K_ПП,1={y₄};

K_Z,1={y₈}

Для K_С1 составляем обобщенный оператор:

С:=А2+А1

где,   и

           

Соответственно и для этого класса строим обобщенный оператор ( в принципе присваивание как таковое можно и не выделять в отдельный класс, но тут изменяется только один бит регистра С, следовательно мы можем мультиплексировать операции работающие непосредственно с этим битом):

            C(0):=B₁

Схема синтезированного автомата представлена на рисунке Приложения 2.

4.3 Синтез управляющего автомата с «программируемой» логикой

           

С учетом кодирования, можно перерисовать выше приведенные алгоритмы операций в объединеную блок-схему. Объединенная и закодированая ГСА приведена на рисунке 7.

Рисунок 7

            Функциональная схема АЛУ представлена на чертеже КП.062.020.1999.Ф1.

4. 4 Форматы микрокоманд

            Разобъем множество микроопераций Y, приведенных на рисунке 7, на три непересекающихся подмножества Y₁, Y₂, Y₃.

            Множество логических условий X, состоит из десяти элементов:

            Исходя из результатов разбиений, можно сделать вывод о том, что кодирование микроопераций нужно выполнить пятиразрядным кодом, а кодирование логических условий четырехразрядным. Результаты кодирования приведены в таблице . Форматы микрокоманд на рисунке 8.

	Y1	Y2	Y3		X
00000	yk	#	#	0000	#
00001	y1	#	#	0001	x1
00010	y2	#	#	0010	x2
00011	y3	#	#	0011	x3
00100	y4	#	#	0100	x4
00101	y5	#	#	0101	x5
00110	y6	#	#	0110	x6
00111	y7	#	#	0111	x7
01000	y8	#	#	1000	x8
01001	y9	#	#	1001	x9
01010	#	y10	#	1010	x10
01011	y11	#	#	1011	x11
01100	y12	#	#	1100	#
01101	#	y13	#	1101	#
01110	#	#	y14	1110	#
01111	y15	#	#	1111	1
10000	y16	#	#
10001	y17	#	#
10010	y18	#	#
10011	y19	#	#
10100	y20	#	#
10101	#	y21	#
10110	#	#	y22
10111	#	y23	#
11000	y24	#	#
11001	y25	#	#